一種高速高精度電流舵DAC的設(shè)計

摘要： 針對電流舵DAC高頻下因時鐘饋通而導(dǎo)致動態(tài)性能指標降低的缺點，提出了一種自適應(yīng)開關(guān)限幅單元，通過對擺幅進行限制從而減少了饋通效應(yīng)，并且結(jié)合開關(guān)驅(qū)動電路改變了柵極控制信號交叉點的位置，降低開關(guān)翻轉(zhuǎn)引入的毛刺，提高了無雜散動態(tài)范圍。采用了CMOS 0.18μm工藝，結(jié)合四項開關(guān)等其他結(jié)構(gòu)，設(shè)計了一種16位1.5 GSPS的電流舵DAC,并對DAC的性能進行了仿真和測試。測試結(jié)果表明... （共7頁）